Особое место среди вычислительных устройств с SIMD-архитектурой занимают систолические процессоры. Систолические массивы (СМ) хорошо приспособлены для реализации SIMD-вычислений. Они особенно пригодны для специального класса вычислительных алгоритмов с регулярным локализованным потоком данных. СМ представляет собой сеть процессоров, которые ритмически выполняют базовую операцию и передают данные по системе таким образом, что в сети сохраняется регулярный поток данных.
СМ отличается от обычной фон-неймановской машины высоким уровнем конвейерных вычислений. Это представляет интерес для широкого класса вычислительных задач, связанных с вычислением, в которых множество операций повторно выполняется над каждым элементом данных.
В работах [1-3] указаны основные свойства СМ:
- синхронность данные обрабатываются ритмично и пропускаются по конвейерной сети;
- модульность и регулярность - массив содержит модульные процессорные элементы с однородной структурой и связями;
- пространственная и временная локальность - массив характеризуется локально связанной структурой межпроцессорных соединений, т.е. пространственной локальностью;
- конвейеризуемость - способность повысить скорость обработки данных.
Конкретная структура СМ задается реализуемым ею алгоритмом вычислений, который определяет структуру и функции, составляющих систолическую матрицу ячеек и структуру связей между ячейками. Различают линейные, циклические, ортогональные, гексогональные и другие виды связей между ячейками [3].
Наибольшее распространение в процессорах ЦОС получили СМ с линейным типом связей. Все множество таких матриц можно разбить на три основные группы.
К первой группе относятся чисто-систолические матрицы (ЧСМ), реализующие выполнение на основе рекурентной формулы Горнера. Следует отметить, что данные матрицы являются наиболее простыми по структуре и выполняемым функциям.
Ко второй группе спецпроцессоров с пространственновременным распределением процесса относятся многоканальные систолические матрицы (МСМ). Они, как правило, реализуют независимое вычисление каждой отдельной компоненты исходного преобразования. В свою очередь МСМ подразделяются на однофункциональные и многофункциональные. В зависимости от структуры запоминающих устройств и выполняемых функций, различают следующие основные типы МСМ [1]:
- блоком регистровых накопителей;
- блоком сдвиговых регистров;
- с запоминающим устройством с произвольной выборкой.
К третьей группе спецпроцессоров с параллельноконвейерной организацией вычислений относятся макроконвейерные систолические матрицы. Характерной чертой таких вычислительных устройств является обеспечение в каждой ячейке матрицы выполнения отдельной итерации базовой операции БПФ [2]. Следует отметить, что данные систолические матрицы обладают максимальной сложностью по сравнению с ЧСМ и МСМ.
В настоящее время наибольшее распространение получили систолические матрицы, относящиеся ко второй группе вычислительных устройств с конвейерной организацией. Рассмотрим работу матрицы МСМ с точки зрения обеспечения вычислений в кольце полиномов P(z) поля Галуа.
В матрицах данного типа реализуются вычисления согласно рекуррентной схеме Горнера [1]. В этом случае реализация ортогональных преобразований сигналов в полях Галуа будет представлена следующим образом:
где 
β -ообразный элемент мультипликативной группы порядка d, порождаемой полиномом p (z).
Тогда схемная реализация (1) может быть осуществлена на основе параллельно-конвейерного принципа вычислений. Проведенные исследования показали, что применение параллельно-конвейерных вычислений в кольце полиномов для современных систем управления позволяет повысить быстродействие вычислительного устройства в 1,45 раза при обработке 24 разрядных данных по сравнению с быстрыми алгоритмами ДПФ. При этом схемные затраты будут составлять не более 77% от затрат на реализация процессора БП.
БИБЛИОГРАФИЧЕСКИЙ СПИСОК
- Кухарев Г. А. Алгоритмы и систолические процессоры для обработки многозначных данных. Минск: Наука и техника, 1990. -295 с
- Кухарев Г.А., Тропченко А.Ю. Систолические процессоры для обработки сигналов. Минск: Беларусь, 1988. -127 с.
- Кун С. Матричные процессоры на СБИС./Пер с англ. М.: Мир, 1991. 671 с.
- Калмыков И.А., Тимошенко Л.И. Систолическая матрица для цифровой фильтрации в модулярной арифметике./Современные наукоемкие технологии №11, 2007.- С.113-115.