К началу 80-х в мире цифровых микросхем было не мало достижений, таких как простые, сложные ПЛУ (программируемые логические устройства), вентильные матрицы, структурированные специализированные ИС, ИС на стандартных элементах, полностью заказные микросхемы и др. Было ясно, что нужны оптимальные решения. Даже, если программируемые устройства, такие как простые и сложные ПЛУ, отличались высокой конфигурируемости и малым временем изготовления, они не могли реализовать достаточно сложные функции. Хотя с другой стороны, существовали заказные интегральные микросхемы, но опять же у них были недостатки, такие как большое время для изготовления, чересчур большие функции и недешевая цена. Следовательно, это не давало покоя инженерам...
1984 году фирма Xilinx разработала новый класс микросхем ПЛИС (программируемые логические интегральные схемы). ПЛИС представляют собой совокупность логических блоков, связанные программируемыми связями.
На сегодняшний день существуют множество типов ПЛИС. Эти устройства бывают: на основе статического ОЗУ, на основе наращиваемых перемычек, на основе ЭСППЗУ и Flash, гибридные устройства на ячейках Flash и статического ОЗУ.
Большинство ПЛИС используют для хранения конфигурации ячейки памяти статического ОЗУ. Основу ячеек памяти статического ОЗУ составляет мультитранзисторный элемент статического ОЗУ, его выход подключен к дополнительному управляющему транзистору.
Преимущества этой технологии: быстрая и легкая реализация новых идей. Эта технология является передовой, то есть ячейки памяти создаются по КМОП-технологии как и остальные части ПЛИС
Недостатком этой технологии является то, что эти ячейки памяти статического ОЗУ энергозависимые, то есть их нужно постоянно перепрограммировать при включении.
Сравнение вышеприведенных технологий можно показать в табл. 1.
Таблица 1.
Сравнение технологий
|
Характеристика |
Перепрограммирование |
Скорость |
Мощность потребления |
Размер |
|
Статическое ОЗУ |
Да |
Быстрая |
Средняя |
Большой |
|
Наращиваемые |
Нет |
- |
Низкая |
Малый |
|
ЭСППЗУ/Flash |
Да |
1/3 СОЗУ |
Средняя |
Малый |
Как уже говорилось, многие ПЛИС используют технологию SRAM (СОЗУ) [1]. В таких устройствах конфигурационная память распространяется по всей микросхеме. Каждая ячейка памяти должна быть независима для чтения, так как каждая из них используется, чтобы управлять затвором транзистора или таблицей соответствия (LUT) [1]. Однако, для операции записи конфигурация памяти организована как классическая матрица памяти. Ограничение скорости конфигурации связано с размером слов, которые память может записать за один раз. Умножение числа массивов памяти может уменьшить это время и позволяет параллельную загрузку потока двоичных сигналов конфигурации с частичными динамическими возможностями реконфигурации.
В промышленности FPGA SRAM (СОЗУ) технология очень популярна. Тем не менее, его энергозависимость и потребность внешней энергонезависимой памяти хранить данные конфигурации делают это неподходящим в настоящее время. Действительно, во внедренных устройствах FPGA, использование энергонезавиисмой внутренней памяти как flash-технология позволяет микросхеме быть выключенными в режиме ожидания, если не требуется его использование, чтобы уменьшить потребляемую мощность. Некоторые FPGA и CPLD используют flash-память. Конфигурационные ячейки ПЛИС на основе flash-памяти образуют длинную цепочку. Эти устройства могут программироваться в отключенном состоянии, с помощью программатора. Некоторые из этих устройств можно программировать не отключая питание, но при этом это займет в три раза больше времени чем программирование устройств на статическом ОЗУ. После программирования устройства сразу будут готовы к работе при подачи напряжения на систему. Однако, распределение ячеек памяти на протяжении всей микросхемы вызывает некоторый рост технологических ограничений и нуждаются в дополнительных масках, что приводит к увеличению стоимости устройства. Кроме того, эти устройства имеют тенденцию сохранять относительно высокую мощность потребления в статическом режиме из-за большого количества нагрузочных резисторов [2].
Использование энергонезависимой памяти, такой как MRAM (Magnetic Random Access Memory - Магнитное ОЗУ) помогает преодолеть недостатки SRAM-технологий, без нанесения ущерба скорости. Преимущества MRAM-технологий: сохранение мощности в режиме ожидания, сокращение времени кофигурации, так как нет потребности загружать данные из внешней энергонезависимой памяти.
С другой стороны, магнитные ОЗУ обладают некоторыми интересными свойствами: высокая производительность, высокая плотность интеграции, надежное хранение данных, хорошая выносливость [3, 4].
Ячейки магнитного ОЗУ (МОЗУ).
1. Механизм записи в FIMS-MRAM (Field-induced magnetting switching-magnetic random access memory). Магнитно туннельные переходы (MTJ - magnetic tunneling junctions) в индуцированной магнитной коммутации (FIMS) сделаны из ферромагнитных слоев, разделенные тонким слоем оксида (диэлектрика). Информация хранится в магнитных слоях. В самом деле, магнитное расположение одного из слоев фиксируется однажды и в дальнейшем испльзуется как библиотека. В другой (свободный) слой данные могут быть записаны благодаря двум линиям записи, расположенные перпендикулярно друг другу. Магнитно туннельные переходы (MTJ) располагаются как «сэндвич» между этими слоями. Когда электрический ток проходит через эти линии он порождает магнитное поле, что в свою очередь достаточны, чтобы изменить расположение свободных магнитных слоев.
Относительное магнитное расположение этих слоев позволяет различать два разных значения сопротивления в узлах соединения (для параллельного и непараллельного расположения в магнитных слоях). соответствует сопротивлению в параллельном режиме, а в непараллельном режиме.
2. Механизм чтения в FIMS-MRAM. Когда использование FIMS подходит для реализации ячеек MRAM, механизмы чтения и записи независимы друг от друга. Это значит, что структура записи добавляется без нанесения какого либо ущерба на данные. Тем не менее недостаток FIMS-MTJ это - потребление сильного тока. Эта сила тока может быть снижена путем незначительной модификации.
В самом деле, верхние линия записи и линия чтения соединились, тем самым сокращая дистанцию и в то же время снижая потребление электрического тока. В настоящее время, напряжение требуемое для записи зависит от дистанции между MTJ и линией записи.
3. Run-time Reconfiguration (время выполнения реконфигурации) происходит из-за избыточности информационной памяти. После цикла чтения, информация в части затвора и в MRAM одна и та же. Время выполнения реконфигурации показывает способность использования устройства в то время как его память конфигурации перезаписана.
Экспериментальные результаты использования LUT-4 на имитационной FIMS-MTJ (Field-induced magnetting-magnetic tunneling junction) описаны в работе [5]. Можно лишь только сказать, что эксперимент проводился для того чтобы исследовать специфические особенности ячеек RSRAM и RSRAM (0.35мкм КМОП технологии). На микросхеме, для того чтобы переключать резисторы таблицы соответствия создавались на основе транзисторов.
Результаты моделирования ячеек TAS-MRAM (Thermally assisted switching - Magnetic RAM) также можно увидеть в работе [5].
В заключении можно отметить, что использование ячеек памяти MRAM в каналах FPGA вместо ячеек SRAM дает преимущество, благодаря магнитным туннельным переходам. Эта свойство, позволяет сократить потребляемую мощность, сократить время конфигурации, так как не будет необходимости использовать дополнительные внешние ЗУ.
Перспективы развития MRAM весьма оптимистичны. Компания Freescale планирует развивать продукты MRAM в двух направлениях: выпуск отдельных чипов памяти и интеграция в собственные 8-, 16- и 32-разрядные микроконтроллеры и микропроцессоры [6].
СПИСОК ЛИТЕРАТУРЫ
- S. Brown, R. Francis, J. Rose, and Z. Vranesic, Field-Programmable Gate Arrays, Kluwer Academic Publishers, Dordrecht, The Netherlands, 1992.
- Клайв М, Проектирование на ПЛИС. Курс молодого бойца, Додека, 2007 г.
- K. J. Hass, G. W. Donohoe, Y.-K. Hongt, B.-C. Choi, K. Degregorio, and R. Hayhurst, "Magnetic shadow RAM," in Proceedings of the 7th Annual Non-Volatile Memory Technology Symposium (NVMTS ´06), pp. 45-48, San Mateo, Calif, USA, November 2006.
- W. J. Gallagher and S. S. P. Parkin, "Development of the magnetic tunnel junction MRAM at IBM: from first junctions to a 16-Mb MRAM demonstrator chip," IBM Journal of Research and Development, vol. 50, no. 1, pp. 5-23, 2006.
- Y. Guillemenet, L. Torres, G. Sassatelli, N. Bruchon, «On the Use of Magnetic RAMs in Field-Programmable Gate Arrays» International Journal of Reconfigurable Computing, 2008.
- Михаил С., Александр Г. Магниторезистивная память MRAM - быстродействующие ОЗУ и ПЗУ в одной микросхеме